XCZU47DR-L2FFVG1517I Xilinx XC7A100T-2FGG676I Kin hegere kosten-effektiviteit berikke yn meardere aspekten, ynklusyf logika, sinjaalferwurking, ynbêde ûnthâld, LVDS I/O, ûnthâld ynterfaces en transceivers. Artix-7 FPGA's binne perfekt foar kostengefoelige applikaasjes dy't hege-ein funksjonaliteit fereaskje.
De XCZU15EG-2FFVB1156I-chip is foarsjoen fan 26,2 Mbit ynbêde ûnthâld en 352 input/output terminals. 24 DSP transceiver, by steat fan stabile operaasje by 2400MT / s. D'r binne ek 4 10G SFP + fiberoptyske ynterfaces, 4 40G QSFP fiberoptyske ynterfaces, 1 USB 3.0-ynterface, 1 Gigabit netwurkynterface, en 1 DP-ynterface. It bestjoer hat in selskontrôle macht op folchoarder en stipet meardere opstartmodus
As lid fan 'e FPGA-chip hat XCVU9P-2FLGA2104I 2304 programmabele logika-ienheden (PL's) en 150 MB ynterne ûnthâld, en leveret in klokfrekwinsje fan maksimaal 1,5 GHz. Foarsjoen fan 416 input / output pins en 36,1 Mbit ferspraat RAM. It stipet technology foar fjildprogrammbere poarte-array (FPGA) en kin fleksibel ûntwerp foar ferskate tapassingen berikke
XCKU060-2FFVA1517I is optimalisearre foar systeemprestaasjes en yntegraasje ûnder it 20nm-proses, en oannimt ien chip en folgjende-generaasje steapele silisium interconnect (SSI) technology. Dizze FPGA is ek in ideale kar foar DSP-yntinsive ferwurking dy't nedich is foar folgjende generaasje medyske ôfbylding, 8k4k-fideo, en heterogene draadloze ynfrastruktuer.
It XCVU065-2FFVC1517I-apparaat leveret optimale prestaasjes en yntegraasje by 20nm, ynklusyf serial I/O-bânbreedte en logyske kapasiteit. As de ienige hege-ein FPGA yn 'e 20nm proses node yndustry, dizze rige is geskikt foar applikaasjes fariearjend fan 400G netwurken oan grutskalige ASIC prototype design / simulaasje.
It XCVU7P-2FLVA2104I-apparaat leveret de heechste prestaasjes en yntegreare funksjonaliteit op 14nm / 16nm FinFET-knooppunten. AMD's tredde generaasje 3D IC brûkt stacked silicon interconnect (SSI) technology om de beheiningen fan Moore's Law te brekken en de heechste sinjaalferwurking en seriële I/O-bânbreedte te berikken om te foldwaan oan de strangste ûntwerpeasken. It biedt ek in firtuele single-chip-ûntwerpomjouwing om registrearre routinglinen tusken chips te leverjen om operaasje boppe 600MHz te berikken en riker en fleksibeler klokken te leverjen.
